WangXuan95/USTC-RVSoC

This is stars and forks stats for /WangXuan95/USTC-RVSoC repository. As of 03 May, 2024 this repository has 267 stars and 65 forks.

中文 | English USTCRVSoC 一个 SystemVerilog 编写的，以一个 RISC-V CPU 为核心的，普林斯顿结构的 SoC ，可作为 MCU 使用。 CPU：5段流水线 RISC-V ，支持 RV32I 指令集（除了 CSR 指令）。 总线：具有握手机制，32-bit地址，32-bit数据。 总线交叉开关 (bus router)：可使用参数修改总线主从接口的数量和从接口占用的地址空间，以方便拓展外设。 交互式 UART 调试：可使用PC上的 Putty、minicom、超级终端等软件进行在线系统复位**、上传程序、**查看内存。 完全使用 SystemVerilog 实现，不调用IP核，便于移植和仿真。 目录 简介 硬件设计代码 部署到FPGA 部署到 Nexys4 部署到 Arty7 部署到 DE0-Nano 部署到其它开发板 运行与测试 Hello World 使用 UART 调试总线 使用 VGA 屏幕 使用工具：USTCRVSoC-tool CPU仿真 SoC仿真 简介 图1展示了SoC的结构，总线仲裁器 bus_router （也叫总线交叉开关）上挂载了3个主接口（master...